Los chips han dejado de ser cada vez más rápidos. A fin de mantener el aumento del potencia de los chips de computación a la tasa a la que nos hemos acostumbrado, los fabricantes de chips están dando lugar a otros “núcleos” o unidades de procesamiento.
Actualmente, un chip típico puede tener seis u ocho núcleos, todos comunican entre sí sobre un solo haz de “cables”, llamado bus. Con un bus, sin embargo, sólo un par de núcleos pueden comunicarse a la vez, lo que sería una grave limitación en chips con cientos o incluso miles de núcleos, que muchos ingenieros eléctricos imaginan como el futuro de la computación.
Li-Shiuan Pe, profesor asociado de ingeniería eléctrica y ciencias de la computación en el MIT (EE.UU.), quiere que los núcleos de de los ordenadores entren en comunicación de la misma manera que opera internet, haciendo lo siguiente: “paquetes” para transmitir la información, cada núcleo tendrá su propio router, que podría enviar un paquete por cualquiera de varios caminos, dependiendo de la condición de la red como un todo.
En la Conferencia de automatización de diseño en junio, Pe y sus colegas presentarán un documento que describe como “resumen 10 años de investigación” en estas “redes en chips.” No sólo los investigadores establecen límites teóricos de la eficiencia de la conmutación de paquetes de -chip- redes de comunicación, pero también las mediciones actuales realizadas en un chip de prueba en la que estuvo muy cerca de llegar a varios de esos límites.
La última parada para los buses
En principio, los chips de varios núcleos son más rápidos que los chips de un solo núcleo, ya que pueden dividirse las tareas computacionales y ejecutarlas en varios núcleos a la vez. Los núcleos de trabajo en la misma tarea en ocasiones tendrán que compartir los datos, pero hasta hace poco, el recuento de núcleos en los chips comerciales ha sido suficientemente bajo para que un solo bus fuera capaz de manejar la carga de comunicaciones adicional. Eso ya está cambiando, sin embargo: “Los buses han llegado a un límite”, dice Pe. ”Por lo general se escala a cerca de ocho núcleos.” Los chips de 10 núcleos que se encuentran en servidores de gama alta con frecuencia añaden un segundo bus, pero ese método no funciona para chips con cientos de núcleos.
Por un lado, Pe, dice, “los buses consumen mucha potencia, porque están tratando de manejar ocho o 10 núcleos, al mismo tiempo.” En el tipo de red Pe propone, por el contrario, que cada central se comunica sólo con los cuatro núcleos más cercanos a él. ”Aquí, usted está conduciendo a través de segmentos cortos de “cables”, lo que les permite ir por debajo de la tensión”, explica.
Con visión de futuro
Pe y sus colegas han desarrollado dos técnicas para hacer frente a estas preocupaciones. Una de ellas es algo que llaman “bifurcación virtual” (virtual bypassing). En internet, cuando un paquete llega a un router, el router inspecciona la información de direccionamiento antes de decidir cuál es el camino para circular. Con enrutado virtual, sin embargo, cada router envía una señal de avance a la siguiente, de manera que puede predeterminar el interruptor, lo que acelera el paquete sin ningún cálculo adicional. En los chips de prueba de su grupo, dice Pe, permiten un enfoque muy cercano al máximo de transmisión de datos, sobre las tasas predichas por el análisis teórico.
La otra técnica es algo que se llama “señalización de baja oscilación” (low-swing signaling). Los datos digitales se componen de unos y ceros que se transmiten a través de canales de comunicación como tensión alta y baja. Sunghyun Park, un estudiante de doctorado asesorado por Pe y Chandrakasan Anantha, F. José y Nancy P. Keithley profesor de Ingeniería Eléctrica, ha desarrollado un circuito que reduce la oscilación entre las tensiones altas y bajas de un voltio hasta 300 milivoltios. Con la combinación de señalización virtual, pasando por alto y bajo, el chip de ensayo de los investigadores consumía energía un 38 por ciento menos que los anteriores chips de prueba de conmutación de paquetes. Los investigadores tienen mucho trabajo por hacer, dice Pe, el consumo de potencia del chip de prueba se pone tan cerca del límite teórico como su velocidad de transmisión de datos lo hace. Pero, añade, “si lo comparamos contra un bus, tenemos varios órdenes de magnitud de ahorro”.
Luca Carloni, profesor asociado de ciencias informáticas en la Universidad de Columbia, que también investiga las redes en el chip, dice que “el jurado está todavía fuera”, sobre el futuro del diseño de chips, pero que “las ventajas de las redes de conmutación de paquetes de chips parecen convincentes”. Se hace hincapié en que esas ventajas incluyen no sólo la eficiencia operativa de los chips mismos, sino también” un nivel de regularidad y productividad en tiempo de diseño que es muy importante. “Y en el campo, añade,” las contribuciones de Li-Shiuan son fundamentales. ”
Esta historia se publica por cortesía de las noticias del MIT (http://web.mit.edu/newsoffice/ ), un sitio popular que cubre las noticias sobre la investigación del MIT, la innovación y la enseñanza.